PZGLI007品质管理关注高速PCB设计12.doc

关注高速PCB设计
摘要：半导体芯片技术飞速发展,Internet深入千家万户， 人们对高质量实时处理的要求越来越苛刻，这些都导致高速 PCB的应用日益普及。本文探讨高速PCB设计中的有关问 题和技术，提供相关的信息帮助设计工程师选择合适速PCB的设计仿真和 分析，使之成为完整的产品设计和开发中一个不可或缺的部
分。
高速PCB设计方法
高速PCB的设计要求全员参与，设计仿真和分析要贯穿 产品的设计过程：系统设计工程师在考虑系统的体系结构、 模块划分地要充分考虑信号的噪声容限、时序余量、EMC 以及电源等诸多高速PCB和系统方面的问题；电路设计工 程师可以考察和优化元器件选择、拓扑结构、匹配方案、匹 配元器件的值，并最终开发出确保信号完整性的PCB布局 布线规则；FPGA和ASIC设计工程师也必须将芯片同高速 系统进行统一的考虑，它们不再独立工作；PCBX程师依据 设计规则完成PCB的布局和布线；SI工程师主要负责板级 和系统级的分析和验证，以及单板的EMC分析和地弹分析。 甚至元器件采购部门也应将元器件模型的获取提到议事日 程上来。
目前有许多EDA工具支持高速PCB的设计和分析。
首先是布局布线后的分析和验证，这是一个必不可少的过 程，应该选择高性能的“Sign-Off'仿真工具确保PCB的质量。
其次是高速PCB的设计和前期的规划探测工具，设计工 程师应该主要集中在这一阶段，借助这些工具来分析可行的 高速解决方案并且以设计约束的方式传递给PCB设计工程 师。未来的高速硬件设计中逻辑功能设计方面的开销要越来 越小，而开发设计规则等高速设计方面的开销将达到80%甚
EMC的设计目前主要采用设计规则检查的方式，很重要 的一点就是企业必须逐步建立和日益完善适合企业特定领 域产品的设计规范，形成一整套的EMC设计规则集，这些 在国外的大公司非常普及，如三星和SONYo这些规则由人 或者由EDA软件来检查核对。
选择合适的传输线描述和分析方法
元器件和传输线的建模以及传输线分析方法成为高速设 计和分析工具最关键的因素。
元器件模型通常包括旧IS模型和SPICE模型，旧IS模型容 易得到但是可能存在精确性甚至正确性方面的问题，而 SPICE模型非常精确但是不容易得到。所以要区别对待，通 常高速接插件和自己设计的ASIC芯片SPICE模型可能更有 效，而器件厂商处通常仅提供旧IS模型，应有专门的SIZE 程师对获得的模型进行验证和确认，方可在企业内部发布和 使用。
关于传输线的分析，通常主要考虑信号沿传输线传播时反 射波信号对它的影响，一般有两种方法：一种是使用传统的 电压/电流比(U/I)模式来描述，另一种是用前向波/反向波
(Forward/Reverse)模式来描述。无论采用哪一种方式， 都能得到同样的结论。但是，用何种表达式，将会影响最终 结论的效果。
电压/电流比(U/I)模式表示的是沿传输线流过的电 流，以及在各点上电压的情况。
前向波/后向波模式表示前向电磁波沿传输线传播时 在各点的强度，以及反向电磁波沿传输线传播时在各点的强 度。
当我们考虑传输线输入阻抗时，U/I模式更适合，从公式 中，我们可以直接得到在传输线输入端的电压/电流比(即输 入阻扰)。当我们考虑快速信号在传输线上传播的影响时， Forward/Reverse模式更合适一些，在第一时间，电磁波到 达传输线终端之前，我们只计算前向波(不考虑反向波)， 这样可以简化计算。无论使用哪种方法，都可以得到正确的 结果。
高速PCB设计技术
以下介绍常用的高速PCB设计技术：
终端匹配技术(SCRATCHPAD)
终端匹配技术是最简单而且有效的高速PCB设计技术，
合理的使用终端匹配技术可以有效降低信号反射和信号振 荡，从而极大地提高信号的时序余量和噪声余量，因而改善 产品的故障容限。单端信号的终端匹配技术通常包括：驱动 端串行连接的终端匹配技术，接收端并行连接的终端匹配技 术，戴维南终端匹配技术、AC终端匹配技术、二极管终端 匹配技术等。而更高性能的信号驱动技术的使用对于终端匹 配技术也提出了更高的要求，比如：LVDS （低电压差分信 号）器件就要求差分信号线在满足单线阻抗匹配的情况下， 还要满足差分阻抗的匹配，这甚至比单线阻抗的匹配更重 要。
终端匹配方式和元器件的值也要和电路芯片的驱动能力 和功耗结合起来考虑。比如接受端下拉到地的匹配电阻的值 就必须考虑IOH和VOH的值，也就是说必须考虑驱动器的 负载能力，而不能一味地考虑阻抗的匹配。再比如，当网络 上信号的占空比大于50%时，匹配电阻应该上拉到电源，而 当网络上的信号占空比小于或等于50%时，匹配电阻应该下 拉到地。
Innoveda公司的Scratchpad