数字电路主要知识点.doc

( )相加,而且还考虑来自( )相加的运算,称为全加器。
—8线译码器,译码为输出低电平有效,若输入为A2A1A0=101时,输出应分别为( )。
,当T=( )时,触发器处于保持状态;当T=( )时,触发器处于翻转状态。
( )有关,而且还与( )有关;组合逻辑电路的输出和( )有关,而且还与原来状态( )(有、无)关。
(        )、(        )、(        )。
6.(13)10=( )2;(10101)2=( )10
( )、( )、( )、( )卡诺图等。
“1”异或起来得到的结果是( )。
(                 )、(            )、(              )。
=A ,则B应为何值(高电平或低电平)?
,则至少要( )位二进制码。
,则输出为( ) 电平.
=+ABC的最小项表达式为( )。
14.(110111)2=( )10=( )8=( ) 16=( )8421BCD
( )、( )和。( )
16. 在逻辑运算中, =( );1+1=( );A+A=( );A×A=( ) ; =( )
:真值表、( )、( )、( )、( )。
( )、( )、非三种。
( )极型门电路,而TTL逻辑门是( )极型门电路。(单、双)
20.( ) 逻辑电路电路有记忆性,它的输出不仅与输入有关,还和原来状态有关。
-3线普通编码器有( )个输入端,有( )个输出端,某一时刻只能有( )个输入端为有效电平.
(        )、(        )、(        )。
25.(23)10=( )2;(11001)2=( )10
( )、( )、卡诺图等。
“1”异或起来得到的结果是( )。
(                 )、(            )、(              )。
( )相加,而且还考虑来自( )相加的运算,称为全加器;只考虑两个( )相加,不考虑来自低位进位的加法运算,称为半加器
—8线译码器,译码为输出低电平有效,若输入为A2A1A0=011时,输出应分别为( )。
,应具有( )个地址输入端,( )个数据输入端。
37. 计数器按计数增减趋势分,有( )、( )和( )计数器。
38. 若要构成17进制计数器,最少用( ) 个触发器。
39. D/A转换器的作用是( )。A/ D转换器的作用是( )。
选择填空
=AB+BC,使F=1的输入ABC组合为(       )
A、ABC=000