数字相位差测量仪设计.doc

引言
相位差测量数字化的优点在于硬件成本低、适应性强、对于不同的测量对象只需要改变程序的算法,且精度一般优于模拟式测量。在电工仪表、同步检测的数据处理以及电工实验中,常常需要测量两列同频率信号之间的相位差。例如,电力系统中电网并网合闸时,需要求两电网的电信号的相位差。相位差测量的方法很多,典型的传统方法是通过示波器测量,这种方法误差较大,读数不方便。为此,我们设计了一种基于锁相环倍(分)频的相位差测量仪,该仪器以锁相环倍(分)频电路为核心,实现了工频信号相位差的自动测量及数字显示。
论文摘要
本系统为低频数字式相位/频率测量仪,由移相网络模块、相位差测量模块及频率测量模块三大部份构成,其系统功能主要是进行相位差测量及频率测量。
移相网络主要是由RC移相电路和LM324运放电路组成,将被测信号送入移相网络,经RC移相、LM324隔离放大,产生两路信号,一路为基准信号经过波形转换,另一路为移相后的信号。分别经过波形转换、整形、二分频送给相位测量模块及频率测量模块。
相位差测量仪主要是由锁相环PLL(Phase Lock Loop)产生360倍频基准信号和移相网络的基准信号与待测信号进行异或后的信号作为显示器的闸门电路和控制信号。
频率测量模块主要是用计数法测量频率的,它是有某个已知标准时间间隔Ts内,测出被测信号重复出现的次数N,然后计算出频率f=N/Ts.
显示电路模块主要是由计数器、锁存器、译码器和数码管组成。
目录
1设计任务书……………………………………………………………………………….3
2设计方案概述……………………………………………………………………………3
3系统的组成………………………………………………………………………………4.
………………………………………………………………………………4
………………………………………………………………4
………………………………………………………………6
1)波形转换、整形放大…………………………………………………………8
2)锁相环倍频……………………………………………………………………9
3)闸门电路………………………………………………………………………11
4)控制门…………………………………………………………………………11
5)计数器…………………………………………………………………………11
6)锁存器…………………………………………………………………………11
7)显示译码器与数码管…………………………………………………………11
……………………………………………………………12
1)数字频率计的基本原理………………………………………………………12
2)系统框图………………………………………………………………………12
4附录………………………………………………………………………
一、设计任务书
(一)任务
设计仿真一数字相位计
(二)主要技术指标与要求:
(1)输入信号频率为1KHZ~20KHZ可调
(2)输入信号的幅度为10mV
(3)采用数码管显示结果,°
(4)采用外部5V直流电源供电
(三)对课程设计的成果的要求(包括图表)
设计电路,安装调试或仿真,分析实验结果,并写出设计说明书。要求图纸布局合理,符合工程要求,所有的器件的选择要有计算依据。
二、设计方案概述
根椐设计任务书的要求,我们参考了一些相关资料书,经过小组的讨论分析,提出了方案:
相位测量仪是利用锁相环PLL(Phase Lock Loop)技术组成相位差测量仪。基准信号与待测信号进行异或后的信号作为计数器的闸门控制信号来控制计数器,使计数器在待测信号与基准信号之间的相位差间计数,则计数器计出来的数值则为待测信号与基准信号间的相位差。
数字频率计实际上就是一个脉冲计数器,即在单位时间里(如1S)`晶体振荡器`分频器及量程选择开关`门控电路`闸门`,把被测信号(以正弦波为例)通过放大`整形电路将其转换成同频率的脉冲信号,,只有在门控电路的输入高电平的时间T是非常准确的,,使计数器按照一定的工作程序进行有条理的工作(例如准备----计数----显示------清零----准备下一次测量).
三、系统的组成
(一) 总体框图()
低频数字相位差、