高速数字串行加法器及其应用.docx

摘要:与传统加法器相比, 数字串行加法器具有工作频率高、 占用资源少、 设计灵活等优点。
介绍了数字串行加法器的原理, 说明了该加法器在 FPGA上的实现要点及其在匹配滤波器设计
中的应用。
关键词:加法器位并行数字串行 FPGA匹配滤波器
与传统DSP相比,定制DSP具有速度更高、设计灵活、易于更改等优点,常常应用
于设计方案和关键算法的验证。
在DSP运算中,加法是最常用的。常见的加法器是位并行的(Bit-parall
el),在一个时钟周期内完成加法运算。其速度较高,占用的资源较多。但是,在很多应用
中,并不需要这么高的速度,而且希望减小资源消耗。这时可以采用数字串行(Digit
-serial)加法器,利用多个时钟周期完成一个完整的加法运算,从而使占用的资源
大幅度减少。为了使数字串行加法器具有更广泛的应用范围,设计的关键是要使电路达到尽
可能高的工作频率, 以取得高的数据吞吐量 (Throughput) ,从而满足系统其它部
分的速度要求。
1数字串行加法器
在数字串行加法器中,字长为W的操作数被分为P个位宽为N(N能被W整除,P=W
/N)的数字,然后从低位开始相加,在P个时钟内完成加法操作。P个时钟周期称为一个
采样周期(SamplePeriod) 。
N=2的数字串行加法器结构如图1所示。如果输入操作数的字长为8,那么串行加法
器可以在4个时钟周期内完成加法运算。这个加法器只用了两个全加器的资源,比一般的8
bit行波进位加法器小。
数字串行加法器的控制也比较简单,输入移位寄存器完成并行-串行转换功能,通过移
位操作不断为加法器提供位宽为N的操作数; Control信号指示了新采样周期的开始,
此时carry清零;输出移位寄存器完成串行-并行转换,输出计算结果。
对于特定的输入字长, 通过选择不同的N, 可以实现速度、 面积不同的数字串行加法器。
这样,设计者可以根据实际情况加以选择,提高了设计的灵活性。
图 22bit 全加器连接示意图
2高速数字串行加法器在FPGA上的实现
由于数字串行加法器要用P个时钟周期才能完成整个加法操作,因此其工作频率必须足
够高。这样,在FPGA上实现时,如何使串行加法器具有尽量高的工作频率就将成为关键
问题。下面以Xilinx公司的VirtexE系列FPGA为例,说明如何设计高速数
字串行加法器。
VirtexE的一个CLB(ConfigurableLogicBlock)包
含两个slice,图2为在一个slice上实现2bit全加器的连接示意图(不相关
的逻辑已略去) 。
数字串行加法器的结构是行波进位加法器,因此必须尽量减小进位逻辑上的延迟。Vi
rtexE的slice中提供了专用的进位逻辑和布线,充分利用这些资源可以提高加法
器的性能。
对VirtexE系列,数字串行加法器应选用奇数位宽,这是因为在VirtexE
中一个slice包括两个LUT ( 查找表 ) 、两个触发器和一些其它的组合逻辑,因此使用
一个slice刚好可以实现一个1bit的全加器,使用两个slice可以实现一个3
bit的全加器。如果要实现2bit的全加,则需要一个slice完成2bit的相加
和保存,另外还需要一个slice中的一个寄存器用来