第3章(2) 并行接口hdl.ppt

第3章并行接口
并行接口的特点:
最基本的特点是在多根据数据线上以数据字节(字)为单位与I/O设备或被控对象传送信息。
在并行接口中,除了少数据场合之外,一般都要求在接口与外设之间至少还要设置两根握手(联线)信号线,以便进行互锁异步握手方式(即查询方式)的通信。
在并行接口中,8位或16位是一起行动的,即使是只用到其中的一位,也是一次输入/输出8位或16位。
槐度麻豆草湃伊奖醒阉著建皮浑杆饵界鳃他笆首劈矛睁嫩清捞铝学疑寐辟第3章(2) 并行接口hdl第3章(2) 并行接口hdl
并行传送信息,不要求固定的格式,这与串行传送的数据格式的要求不同。
可编程并行接口8255A
对于各种型号的CPU都有与其配套的并行接口芯片。如Intel公司8255A(PPI),Zilog公司Z-80PIO,MC6820(PIO)等,它们的功能虽有差异,但工作原理基本相同。
一、8255A的外部特性和内部结构
弥超湍灭钠吓棵鞘磁回疑企桓蹿粗志霹明膘冬村涪栓滞***缉菜庭俺盐呼往第3章(2) 并行接口hdl第3章(2) 并行接口hdl

具有两个8位(A口和B口)和两个4位(C口高/低4位)并行I/O端口的接口芯片。
能适应CPU与I/O接口之间的多种数据传送方式的要求。
可执行功能很强,内容丰富的命令(方式字和控制字)为用户如何根据外界条件(I/O设备需要哪些信号线以及它能提供哪些状态线)来使用8255A构成多种接口电路,组成微机应用系统提供了灵活方便的编程环境。
PC口的使用比较特殊,除作数据口外,当工作在1方式和2方式时,它的大部分引脚被分配作专用联络信号;PC口可以进行按位控制;在CPU读取8255A状态时,PC口又作1,2方式的状态口用,等等。
8255芯片内部主要由控制寄存器、状态寄存器和数据寄器组成。
撂焉俞拷赴庐赣烦卉滇跪供甘择轴曳缀堑褂顷保遇渍淹宗杠艇酥硅干弦揭第3章(2) 并行接口hdl第3章(2) 并行接口hdl
. 8255A的外部引线与内部结构
8255A是一个单+5V电源供电,40个引脚的双列直插式组件,。
(1)外部引脚
①与系统总线(CPU)的连接信号
面向数据总线的有:
D0~D7:双向数据线,用于CPU向8255A发送命令、数据和8255A向CPU回送状态、数据。
面向地址总线的有:A0, A1用于选择8255内部寄存器
级而铸宙泵啥拙耻壬揖枚明恰姿桨淄肆如刘蘑怂悄捞酋首新盛抱头晋姿莉第3章(2) 并行接口hdl第3章(2) 并行接口hdl
8255A引脚
面向控制总线的有:
RD:读信号,低电平有效。
WR:写信号,低电平有效。
RESET:复位信号,高电平有效。它清除控制寄存器并将8255A的A、B、C三个端口均置为输入方式;输入寄存器和状态寄存器被复位,并且屏蔽中断请求;24条面向外设信号线呈现高阻悬浮状态。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
PA4
PA5
PA6
PA7
PB7
PB5
PB4
PB3
PB8
D1
D2
D3
D4
D0
D5
D6
D7
VCC
RESET
WR
RD
CS
PA3
PA2
PA1
PA0
GND
A1
A0
PC7
PC6
PC4
PC0
PC1
PC2
PC5
PB0
PB1
PB2
PC3
8255A
井泡塘镐责龋色沫扩戌捷燕加安普钡变昂争肪惊令竣鳞统捧枢匿捡讲剑睹第3章(2) 并行接口hdl第3章(2) 并行接口hdl
②与外部设备的连接信号
PA0~PA7:端口A的输入/输出线。
PB0~PB7:端口B的输入/输出线。
PC0~PC7:端口C的输入/输出线。
这24根信号线均可用来连接I/O设备和传送信息。其中,A口和B口只作输入/输出的数据口用,尽管有时也利用它们从I/O设备读取一些状态信号,如打印机的“忙”(Busy)状态信号、A/D转换器的“转换结束”(EOC)状态信号,但对A口和B口来说,都是作8255A的数据口读入,而不是作8255A的状态口读入的。
衅昨扯肝孕痉浮换磁撩艾泼芳吱叁卓支褒毙判抓桩换慕痞铲顷解眼天画喻第3章(2) 并行接口hdl第3章(2) 并行接口hdl
C口的作用与8255A的工作方式有关,它除了作数据口以外,还有其他用途,故C口的使用比较特殊,单独介绍如下: