数字逻辑实验报告.docx

《数字逻辑实验报告》学号: 139074 131 姓名: 吴桂春班级:计 134 班指导老师: 申元霞日期: 2015. 实验一名称: 3-8 译码设计一、实验任务设计一个 3-8 译码器。二、实验原理 1、列出真值表、写出逻辑函数 ABC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 00001111111 ********** 01011011111 ********** 00111110111 ********** 0111111110 ********** 三、实验原理图: 三八译码器由三个输入端编码, 输出有八个输出端。用与门以及非门通过“导线”连接而成。四、实验步骤: 1) 打开软件 max+plus2 ,建立新目标文件开始画图。并保存原图,设置项目指向。 2) 选择芯片类型本实验选择 EPF10K10LC84-3 芯片 3) 编译配置 4) 时序仿真: 由仿真结果可以看出,本实验仿真成功。五、实验结果 ABC LED0 LED1 LED2 LED3 LED4 LED5 LED6 LED7 000亮灭灭灭灭灭灭灭 100灭灭灭灭亮灭灭灭 010灭灭亮灭灭灭灭灭 110灭灭灭灭灭灭亮灭 001灭亮灭灭灭灭灭灭 101灭灭灭灭灭亮灭灭 011灭灭灭亮灭灭灭灭 111灭灭灭灭灭灭灭亮六、实验分析 1、结合本次实验,简述原理图输入法设计组合电路的步骤。设计输入原理图?电路的编译与适配?电路仿真与时序分析?管脚的重新分配与定位?器件的下载编程与硬件实现 2、时序仿真波形中,输出波形与输入波形是否同步变化?如何解释输出波形中存在的毛刺? 不完全同步变化,存在延迟。 3、连线时,线条不能连接到器件内部,否则会出现编译错误。同时,添加激励脉冲时 a, b,c 分别为 2 倍的关系。加错激励信号结果也将不正确。实验二名称: 全加全减器设计一、实验任务设计并实现一个一位全加全减器。二、实验原理图 1. 列出真值表、写出逻辑函数。输入输出 C i-1 Bi Ai Si Ci 00000 00110 01010 01101 10010 10101 11001 11111 a,b,c 为三个输入端, 分别输入 0 或者 1,m 为控制端当 m=1 是全减器, m=0 时是全加器,输出端 s 表示结果, y 代表进位或借位。三、实验步骤: 1 ) 打开软件 max+plus2 ,建立新目标文件开始画图。并保存原图,设置项目指向。 2) 选择芯片类型本实验选择 EPF10K10LC84-3 芯片 3) 编译配置 4 ) 时序仿真: 由仿真结果可以看出,全加全减器仿真成功。实验三名称: 七段显示译码器一、实验任务设计并实现一个七段显示译码器。二、实验原理图 1. 列出真值表、写出逻辑函数 8421BCD 输入代码数字 A3 A2 A1 A0 abcdefg 000000000010 000110011111 001000100102 001100001103 0********** 0********** 0********** 0********** 100000000008 100100001009 2 、数字显示是由 0—9 共有十个数字所以有四个输入端, 输出端分别编码为 a—g, 每一个字母代表一个笔画。三、实验步骤: 1 ) 打开软件 max+plus2 ,建立新目标文件开始画图。并保存原图,设置项目指向。 2) 选择芯片类型本实验选择 EPF10K10LC84-3 芯片 3) 编译配置 4) 时序仿真: 由仿真结果可以看出,七段显示译码器仿真成功。四、实验中存在的问题和解决方法 7 段显示译码器要连接的器件比较多, 连线也比较多, 画图时很容易出错。画图时应标准规范, 画好后还应该仔细检查某些细节, 实验四名称: 扫描显示电路的驱动一、实验目的 1、了解 8位7 段数码管显示模块的工作原理, 采用 HDL ( 硬件描述语言) 设计标准扫描驱动电路模块,为后续实验做准备。 2、初步掌握逻辑电路的层次式设计方法。三、实验内容 1. 用拨码开关产生 8421BCD 码,用 EPLD 产生字形编码电路和扫描驱动电路, 然后进行仿真,观察波形,正确后进行设计实现,适配划分。调节时钟频率,感受“扫描”的过程, 并观察字符亮度和显示刷新的效果。 2. 编一个简单的从 0~F 轮换显示十六进制数的电路。四、实验原理 4 位拨码开关提供 8421BCD 码,经译码电路后成为 7 段数码管的字形显示驱动信号(A …… G) 。扫描电路通过可调时钟输出片选地址 SEL[3..0] 。由 SEL[3..0] 和( A …… G) 决定 8 位中的哪一位显示和显示什么字形。 SEL[3..0] 变化的快慢决定了扫描频率的快慢。五、