数字逻辑实验报告.docx

《数字逻辑实验报告》
学号:139074131
姓名:吴桂春
班级:计134班
指导老师:申元霞
日期:
实验一名称: 3-8译码设计
一、实验任务
设计一个3-8译码器。
二、实验原理
列出真值表、写出逻辑函数
A
B
C
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
0
0
0
1
1
1
1
1
1
1
1
0
0
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
0

1
1
1
1
1
1
1
1
1
1
0
三、实验原理图:
三八译码器由三个输入端编码,输出有八个输出端。用与门以及非门通过“导线”连接而成。
四、实验步骤:
打开软件max+plus2,建立新目标文件开始画图。并保存原图,设置项目指向。
选择芯片类型
本实验选择EPF10K10LC84-3芯片
编译配置
时序仿真:
由仿真结果可以看出,本实验仿真成功。
五、实验结果
A
B
C
LED0
LED1
LED2
LED3
LED4
LED5
LED6
LED7
0
0
0
亮
灭
灭
灭
灭
灭
灭
灭
1
0
0
灭
灭
灭
灭
亮
灭
灭
灭
0
1
0
灭
灭
亮
灭
灭
灭
灭
灭
1
1
0
灭
灭
灭
灭
灭
灭
亮
灭
0
0
1
灭
亮
灭
灭
灭
灭
灭
灭
1
0
1
灭
灭
灭
灭
灭
亮
灭
灭
0
1
1
灭
灭
灭
亮
灭
灭
灭
灭
1
1
1
灭
灭
灭
灭
灭
灭
灭
亮
实验分析
结合本次实验,简述原理图输入法设计组合电路的步骤。
设计输入原理图à 电路的编译与适配à 电路仿真与时序分析à 管脚的重新分配与定位à 器件的下载编程与硬件实现
时序仿真波形中,输出波形与输入波形是否同步变化?如何解释输出波形中存在的毛刺?
不完全同步变化,存在延迟。
3、连线时,线条不能连接到器件内部,否则会出现编译错误。同时,添加激励脉冲时a,b,c分别为2倍的关系。加错激励信号结果也将不正确。
实验二名称:全加全减器设计
一、实验任务
设计并实现一个一位全加全减器。
实验原理图
1. 列出真值表、写出逻辑函数。

输入
输出
Ci-1
Bi
Ai
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
a,b,c为三个输入端,分别输入0或者1,m为控制端当m=1是全减器,m=0时是全加器,输出端s表示结果,y代表进位或借位。
三、实验步骤:
1)打开软件max+plus2,建立新目标文件开始画图。并保存原图,设置项目指向。
2)选择芯片类型
本实验选择EPF10K10LC84-3芯片
3)编译配置
4)时序仿真:
由仿真结果可以看出,全加全减器仿真成功。
实验三名称:七段显示译码器
一、实验任务
设计并实现一个七段显示译码器。
实验原理图
1. 列出真值表、写出逻辑函数
8421BCD
输入代码
数字
A3
A2
A1
A0
a
b
c
d
e
f
g
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
0
0
1
1
1
1
1
0
0
1
0
0
0
1
0
0
1
0
2
0
0
1
1
0
0
0
0
1
1
0
3
0
1
0
0
1
0
0
1
1
0
0
4
0
1
0
1
0
1
0
0