下载此文档

Viterbi译码器的FPGA实现的中期报告.docx

文档分类：行业资料 | 页数：约1页举报非法文档有奖

1/1

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/1 下载此文档

文档列表 文档介绍

该【Viterbi译码器的FPGA实现的中期报告】是由【niuwk】上传分享，文档一共【1】页，该文档可以免费在线阅读，需要了解更多关于【Viterbi译码器的FPGA实现的中期报告】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。Viterbi译码器的FPGA实现的中期报告介绍:Viterbi算法是一种用于译码的算法,可用于数字通信和信号处理中。本项目主要是采用Verilog语言实现Viterbi译码器算法,基于FPGA平台实现卷积码的解码。进展:,分析了该算法的优缺点。,包括了寄存器、状态转移模块和路径决策模块。。该模块主要是实现了状态转移,计算出所有可能的状态转移路径,并计算出各个路径的距离。。该模块主要是实现决策,选择最有可能的状态转移路径,并输出对应的编码数据。,结果表明算法可以正确地译码出输入数据。下步计划:,用于存储之前的输入输出数据。,以确保输出结果的正确性。,进行硬件实现。,评估其性能和功耗等指标,进行优化。

Viterbi译码器的FPGA实现的中期报告来自淘豆网www.taodocs.com转载请标明出处.