《eda技术与项目训练》试卷03a.doc

常州信息职业技术学院

-

学年第

学期
电子与电气工程学院
级 EDA 技术与项目训练课程期末试卷( 03 卷)
请将答案写在答题纸上,在试卷上答题无效。
班级
姓名
学号
成绩
一、选择题(每小题 2 分,共 40 分)
1.
VHDL 语言程序结构的特点是把一个设计实体分成




2.
VHDL 设计文件的实体说明部分描述的是



3.
符合 1987 标准 VHDL 的标识符是
A. A_2

B. A+2

C. 2A

D. 22
4.
SIGNAL b:BIT_VECTOR(0 TO 0),信号 b 的位宽是几位?

B. 1
C. 2
D. 非法语句
5.
下面哪个数据类型不能够被综合,仅能用于仿真。
B. INTEGER
C. BIT D. REAL
6.
7.
转换函数 TO_BITVECTOR(A)的功能是
A. 将 STDLOGIC_VECTOR 转换为 BIT_VECTOR
B. 将 REAL 转换为 BIT_VECTOR
C. 将 TIME 转换为 BIT_VECTOR
D. 将 INTEGER 转换为 BIT_VECTOR
如果 a=1,b=0,则逻辑表达式(a AND b) OR( NOT b AND a)的值是
A. 0

B. 1

C. 2

D. 不确定
8.
下面哪个不是顺序语句
A. component
B. if
C. case
D. loop
9.
在 VHDL 中,IF 语句中至少应有 1 个条件句,条件句必须由
表达式构成。




10. 在 VHDL 中,含 WAIT 语句的进程 PROCESS 的括弧中
则是非法的。
再加敏感信号,否则
A. 可以

C. 必须
D. 有时可以
11. 以下对于进程 PROCESS 的说法,正确的是:





12. 进程中的信号赋值语句,其信号更新是
。
; ;; 。
13. 下列关于变量的说法正确的是

。
A. 变量是一个局部量,它只能在进程和子程序中使用。
B. 变量的赋值不是立即发生的,它需要有一个δ延时。
C. 在进程的敏感信号表中,既可以使用信号,也可以使用变量。
D. 变量赋值的一般表达式为:目标变量名<= 表达式。
14. VHDL 中,为目标变量赋值符号是
。
A. =:
B. =
C. <=
D.:=
15. VHDL 文本编辑中编译时出现如下的报