数字系统设计期末试卷参考答案(09级).doc

填空(每空1分,共15分)
1
原状态
同步
2n
(01001110)2或4EH、(10110010)2或B2H
clk¢EVENT AND clk=’1’
通过电阻接到电源上
16
5421
并行
翻转
m
6、6
单项选择题(每小题1分,共10分)
1-5:C、B、A、B、A
6-10:B、A、C、D、B
判断下列命题正误(每小题1分,共15分)
1-5:错、错、对、错、对
6-10:对、对、错、对、对
11-15:错、对、错、对、错
用卡诺图化简法将逻辑函数化为最简与或式,写出化简步骤(6分)
由函数式可画出卡诺图如下:
CD
AB
00
01
11
10
00
1
1
1
0
01
1
1
1
0
11
0
0
0
0
10
0
1
1
0
由卡诺图化简得:F= A¢C¢+A¢D+B¢D
卡诺图的循环码标识正确——1分;卡诺图中的“1”填写正确——1分;3个卡诺圈正确——3分;最简表达式正确——1分
按要求完成下列各题,并写出分析步骤(12+12=24分)
(12分)分析下面电路实现的逻辑功能,并判断能否自启动,写出分析步骤。
由逻辑电路图可写出各JK触发器的驱动方程(3分)
J0=Q2¢;K0=1; J1= K1=Q0; J2= Q1Q0;K2=(Q1Q0)¢
三个JK触发器都受外部同一时钟的控制,也就是同步时序电路
将驱动方程代入JK触发器的特性方程Q*=JQ¢+K¢Q得各状态方程:(3分)
Q0*= J0 Q0¢+ K0¢ Q0= Q2¢Q0¢;
Q1*= J1 Q1¢+ K1¢ Q1= Q1¢Q0+ Q1Q0¢= Q1ÅQ0;
Q2*= J2 Q2¢+ K2¢ Q2= Q2¢ Q1Q0+ Q2 Q1Q0= Q1Q0;
且3个触发器都在CLK的下降沿到达时发生动作
设初态为000,列出状态转换真值表如下:(2分)
CLK下降沿顺序
Q2 Q1 Q0
Q2* Q1* Q0*
0
0 0 0
0 0 1
1
0 0 1
0 1 0
2
0 1 0
0 1 1
3
0 1 1
1 0 0
4
1 0 0
0 0 0
上表中101、110、111没有出现,即是无效状态,由前面的状态方程可得,101、110、111的次态分别为:010、010、100——可以自启动(2分)
由状态转换真值表可知,该电路是一个同步五进制加法计数器,并且能够自启动。(2分)
(12分)
(1)由题目可知,初始状态由CR¢=0进行复位,74HC194的Q3 Q2 Q1 Q0=0000,然后在时钟脉冲的作用下进行移位,由于M1 M0=10,所以,每有一个时钟脉冲的上升沿,74HC194就右移移位,图中DSL与Q0取反相连,所以,右移的过程中,Q0移出后经取反从Q3进入,即,74HC194构成了一个4位的扭环形计数器,有效状态依次为0000、1000、1100、1110、1111、0111、0011、0001;8个有效状态循环输出。
状态转换图如下:
分析过程及状态转换图——6分;
(2)由此,可画出Q3 Q2 Q1 Q0的波形图如下:
画波形图——6分
设计题:根据要求设计电路,写出设计步骤(1