二差分编译码系统SystemView仿真.doc

羀大连理工大学实验报告莈学院(系):电子信息与电气工程学部专业:电子信息工程班级:袅姓名:学号:组:_节实验时间:实验室:大黑楼C221实验台:肁指导教师签字:成绩:蒇实验二差分编码、译码芄实验目的和要求羂目的:熟悉系统仿真软件systemview,通过分析理解差分编码/译码的基本工作原理。膃要求:自己构建一个差分编码译码系统,进行系统性能的测试。衿实验原理和内容羈实验内容:创建一对二进制差分编码/译码器,以PN码作为二进制绝对码,码速率Rb=100bit/s。分别观测绝对码序列、差分编码序列、差分译码序列,并观察差分编码是如何克服绝对码全部反相的,以便为分析2DPSK原理做铺垫。螃羀dn实验原理:二进制差分编码器和译码器组成如下图所示,其中:{an}为二进制绝对码序列,{dn}为差分编码序列,D触发器用于将序列延迟一个码元间隔,在SystemView中此延迟环节一般可不使用D触发器,而是使用操作库中的“延迟图符块”。羇蒇an蒃dn羁an莀袆膃dn-1肃蒈dn-1芆DQ羄袀螁 CLK蚅蚄发送码时钟袁位同步时钟衿QD膅蒅CLK羃肇袈(a)发送差分编码器(b)接收差分译码器膅主要仪器设备螀计算机、SystemView仿真软件莀实验步骤与操作方法芇第1步:进入SystemView系统视窗,设置“时间窗”参数:羅运行时间:StartTime:0秒;StopTime:;螂采样频率:SampleRate=10000Hz。蒈第2步:调用图符块创建仿真分析系统,分别用延时器和D触发器实现系统功能,各模块参数设置如下:蚇延时器模块:莂编号袃图符块属性袀类型肆参数膂0蚀Source罿PNSeq薅Amp=1v,Offset=0v,Rate=100Hz,Levels=2,袂Phase=0deg螂1,4肇Operator羅SmplDelay蚃Delay=100SamplesInitialCondition=0vFillLastRegister螃2,3葿Operator莄XOR莃Threshold==1False=0薀5薈Operator肈Sampler膄Interpolating,Rate=100Hz,Aperture=0sec,ApertureJitter=0sec,蚂6羀Operator蒇Hold袄LastValue,Gain=2葿7,8,9聿Sink羆Analysis薄Inputfromt0OutputPort0蒀10***Operator莆NOT莅Threshold==1False=0薂D触发器模块:蕿10,11螅Logic肅FF-D-1荿Threshold==1False=0蚈12,13芄Source袅PluseTrain莁Offset=0v,Freq=100Hz,Amp=1v肀14袈Logic莂XOR蒂Threshold==1False=0GateDelay=0膈15,16莇Source肂StepFct艿Offset=0v,Amp=1v,start=0sec表2-1实验二图符块参数设置第3步:观察编、译码结果。在分析窗下,绘制差分编码器输入(绝对码)、差分编码输出及差分译码输出序列信号输出仿真波形,比较并分析;第4步:得到仿真结果后,将差分编码器与差分译码器之间插入一个非门,看仿真结果。实验数据记录和处理利用延时器实现差分编译码系统:运行实验软件,创建系统仿真电路如下图:搭建好系统后,运行后绘制得到的“输入PN码序列”、“差分编码输出”和“差分译码器较出”时域波形如下:图2-1-2编码器输入信号波形图2-1-3差分编码器输出信号波形图2-1-4差分译码器输出波形分析:通过上述波形的对比可以看出,PN序列通过延时与原序列相异或进行差分编码,将输出码与其延时码进行异或来完成差分译码,恢复了原始的PN序列,实现了译码输出。可以看出差分译码输出与原PN码完全相同,差分编码后的波形与原PN码存在一个时钟延时的异或关系,与理论分析相符合,波形是正确的。当在差分编码器和译码器间加一个非门时,系统框图:图2-1-5加非门后的差分编译码系统系统输入PN序列,差分编码输出,差分译码输出波形分别如下:图2-1-6系统输入PN序列图2-1-7差分编码输出图2-1-8加非门后差分译码输出分析:通过对比可以看出,加入非门前后,系统输出波形没有发生任何变化,同样很好的实现了原PN码的解码输出,也就是当差分编码序列全反相后并不影响差分译码输出,这是因为码的实际信息隐含在前后码元的相对变化中,上述波形并不直接代表码序列,当序列反相后码元间的相对关系没有发生变化,因此能够译码得到原始信号序列,这也正是差分编译码的优点,能够克服编码输出序列的全反相,但差分译码序列与不反相的相同。。利用D触发器实现差分编译码系统:运行实