24小时计时器--fpga.doc

课程设计任务书学生姓名:罗序森专业班级:通信gj1101______指导教师:胡辑伟工作单位:____信息工程学院_____题目:通信工程应用技术课设——FPGA设计任务与要求设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用。电子钟要求如下:(1)计时功能:4位LED数字时钟对当前时间的小时和分钟进行显示,显示的最长时间为23小时59分。(2)设置并显示新的闹钟时间:用户先按“set”键,再用数字键“0”~“9”输入时间,然后按“alarm”键确认。在正常计时显示状态下,用户直接按下“alarm”键,则已设置的闹钟时间显示在显示屏上。(3)设置新的计时器时间:用户先按“set”键,再用数字键“0”-“9”输入新的时间,然后按“time”键确认。在输入过程中;输入的数字在显示屏上从右到左依次显示。例如,用户要设置新的时间12:00,则按顺序输入“l”,“2”,“0”,“0”键,与之对应,显示屏上依次显示的信息为:“1”,“12”;“120”,“1200”。如果用户在输入任意几个数字后较长时间内,例如5秒,没有按任何键,则计时器恢复到正常的计时显示状态。(4)闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出蜂鸣声;:序号阶段内容所需时间1查阅相关资料,了解基本原理2天2编写程序,实现功能要求3天3撰写报告1天4答辩1天合计7天指导教师签名:年月日系主任(或责任教师)签名:年月日目录摘要 IAbstract II1绪言 12FPGA简介 43主要模块设计 214小结与体会 22参考文献 23摘要本设计在对闹钟系统的原理及其功能进行分析的基础上,采用自顶向下的设计方法,以现场可编程门阵列(FPGA)作为硬件基础,对闹钟系统进行电路设计。本文的研究目的也是利用EDA技术来实现带闹钟功能的24小时计时器。分别介绍发展历史、发展动态、设计思路、系统原理、系统功能分析、系统结构、各个模块分析与设计以及主要工作过程,并且经实际电路测试与仿真从而实现了一种基于FPGA的精确可靠的数字闹钟系统。关键字:VHDL,QuartusII,FPGA,闹钟AbstractThedesignisbasedontheanalysisofthealarmsystemanditsfunctions,usingtop-downdesignapproachtofieldprogrammablegatearray(FPGA)asahardwarefoundation,-,thedevelopmenthistory,thedevelopmenttendency,theresearchmentality,thesystemprinciplethesystemfunctionanalysis,thesystemstructure,eachmoduleanalysisprinciple,thesystemfunctionanalysis,thesystemstructure,:VHDL,QuartusII,FPGA,,是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路,发展到超大规模集成电路(VLSIC,几万门以上)以及许多具有特定功能的专用集成电路。但是,