数字电路基础_D03-03B数据分配器和数据选择器.doc

数据分配器和数据选择器 1. 数据分配器在数据传输过程中,完成将一路输入数据分配到多路输出端的电路称为数据分配器。它是一种单路输入,多路输出的逻辑器件,从哪一路输出由当时的地址控制端决定。图 3-3-13 所示为四路数据分配器的逻辑电路图。图中 D 为数据输入端, E 为输入选通端, Al、 AO 为地址控制输入端, FO— F3 为数据输出端。由图 3-3-13 写出数据分配器输出逻辑函数的逻辑表达式: DAAEF 010?;DAAEF 011?;DA EA F 012?;DA EA F 013?当E=1, AlAo = ll时, F3=D, 其他输出为 l。其余可以类推。得到逻辑功能如表 3—3—7 所示。数据分配器也可用译码器来实现。[例 3-3-3] 试用 74LS138 实现反码输出的 8 路数据分配器。解: 在图 3-3-14 中, A2、 Al、 Ao 用作通道地址的输入端,S l 作为数据输入端。若2S = 3S =0 ,则由 Sl 端来的数据就传送到由地址码 A2AlAo 所确定的一个输出通道上去。例如, 当 A2AlAo = 101 时,若 D=1则5Y =0=D ;若 D=0 ,则 5Y =1=D ; 74LS138 的8 个输出端上只有 5Y =1S =D , 其余输出端均为高电平。也就是说, 输入数据 D 以反码的形式传送到万的输出端,而不会被传送到其他的输出端; 2 .数据选择器在数据传输过程中, 经常遇到需要把其中的某一路信号选出来。能完成这一功能的逻辑部件, 称为数据选择器( 或多路开关)。它是一种多路输入, 单路输出的逻辑器件, 从哪一路输入由当时的地址控制端决定。常用的中规模集成多路数据选择器有: 四选一数据选择器、双四选一数据选择器、八选一数据选择器和十六选一数据选择器等。(1) 双四选一数据选择器图 3-3-15 示出了双四选一数据选择器 74LSl53 的逻辑电路图和逻辑符号图,其中包含两个完全相同的四选一数据选择器。两个数据选择器有公共的地址输入端( 也称控制信号端——实现对信号的选择), 数据输入端、输出端和选通信号端是各自独立的。对其中任一个四选一数据选择器来说,它有 4 个数据输入通道(Io 一 I3) ,有两位地址输入端(Al 、 Ao) ,有一个选通信号端 S ( 低电平有效) 。若 S =l ,禁止工作,输出 Y=0。只有当 S =0 时,电路处于工作状态,选择器工作,输出有效数据。此时可列出一个四选一数据选择器输出逻辑表达式为: 301201101001IAAIAAIAAIAAY????由此可得到双四选一数据选择器 74LSl53 的逻辑功能表如表 3-3-8 所示。数据选择器的电路结构,在 CMO S 集成电路中还可以用反相器和传输门来构成。图 3-3-1 6 所示是 CMOS l4539 的逻辑电路图。从图 3-3-16 中可以看到, 同样包含两个完全相同的四选一数据选择器。 AlAo 是公共的地址输入端( 通道选择输入端)。 TGl — TG6 均为 CMOS 传输门。AS 和BS 分别为两个四选一数据选择器的输出选通端( 又称使能端、控制端) 。该电路的工作原理为: ①由通道选择输入端 Ao 控制 TGl — TG4 组成的第一级传输门的导通和截止。当 Ao=0 时, TG