一种基于犉犘犌犃的高斯随机数生成器的设计与实现.pdf

第34卷第1期计算机学报
2011年1月 PUTERS

一种基于犉犘犌犃的高斯随机数生成器的设计与实现
谷晓忱张民选
(国防科学技术大学计算机学院PDL重点实验室长沙 410073)
摘要基于FPGA的高斯随机数生成器需要满足可重构、
一种易于硬件实现的状态转换逻辑结构,
详细分析了应用“最值分析法”和“静态误差分析法”
件实现结果在XilinxVertex5上的工作速度为491MHz,×108samples/second,硬件资源使用效率
×106samples/second/、χ2和KS方法对产生的随机数质量进行了
检测,文中给出了结果.
关键词现场可编程门阵列;硬件加速器;高斯随机数产生;均匀分布随机数产生;可重构计算
中图法分类号TP302 犇犗犐号:.
犇犲狊犻犵狀犪狀犱犐犿狆犾犲犿犲狀狋犪狋犻狅狀狅犳犪犉犘犌犃犅犪狊犲犱犌犪狌狊狊犻犪狀犚犪狀犱狅犿犖狌犿犫犲狉犌犲狀犲狉犪狋狅狉
GUXiaoChen ZHANGMinXuan
(犘犇犔,犛犮犺狅狅犾狅犳犆狅犿狆狌狋犲狉,犖犪狋犻狅狀犪犾犝狀犻狏犲狉狊犻狋狔狅犳犇犲犳犲狀狊犲犜犲犮犺狀狅犾狅犵狔,犆犺犪狀犵狊犺犪 410073)
犃犫狊狋狉犪犮狋 AgoodFPGAbasedGaussianRandomNumberGeneratorhastobereconfigurablefor
differentapplications,,

pleoftheperiodandoutputbit
ationofGaussianrandomnumbers,methodsforbitwidthoptimizationofthefixedpointoper

proposedhardwaredesigncouldacquireafrequencyashighas491MHz,whilethecorresponding
×108samples/×106samples/sec
ond/,χ