基于FPGA的出租车计价器设计.doc

基于FPGA的出租车计价器设计04207 基本功能:
(1)按行驶里程收费,,并在车行3公里后再按3元/公里计算车费。
(2)实现模拟功能:能模拟汽车启动、停止。
(3)设计动态扫描电路:将车费、里程、等待时间动态的显示出来。
(4)用VHDL语言设计符合上述功能要求的出租车计费器,并用层次化设计方法设计该电路。(5)各计数器的计数状态用功能仿真的方法验证,并通过有关波形确认电路设计是否正确。
附加功能:(1)增加了晚上计费功能和等待功能。,并在车行3公里后再按4元/公里计算车费。车白天停止超过三分钟后按1元/分钟计算,晚上超过3分钟按2元/分钟计算。(2)实现预置功能:能预置起步费、每公里收费、等待加费时间。
(3)实现模拟功能:白天、黑夜;等待、行驶状态。(4)设计超过三公里提醒功能

硬件系统组成框图
开
关
电
路
FPGA
模块
动态显示电路
各模块的作用和组成:
(1)开关模块
该模块的作用是用于电路的输入的信号。主要有三个开关以及三个限流电阻,电源构成。
动态显示模块
控制
芯片
信号输入

(3)动态显示模块:此模块由六个数码管和三个二极管所构成,17个200Ω电阻起到限制电流的作用,使得流到数码管的电流适当,防止数码管中的电流过大,而使得数码管损坏。数码管将计费、等待时间和里程动态的显示出来。
:
信号输入:各种控制信号经输入端给控制芯片。
控制芯片:采用的有CPLD或者FPGA等。
动态显示电路:采用的是数码管来实现功能的输出。
FPGA内部具体框图及方案设计:
出租车的一般计费过程为:出租车载客后,启动计费器,整个系统开始运行,里程计数器从
0开始计数,费用计数器从9开始计算;出租车载客中途等待,等待时间计数器从0开始计数。最后根据行驶里程或停止等待的时间的计费标准计费。出租车到达目的地停止后,停止计费器,显示总费用。
根据出租车计费器的工作过程,本系统采用分层次、分模块的方式设计,其FPGA内部具体框图如下所示。
输入信号
分
频
器
车费
计数
模块
车行驶状态
译
码
模
块
输
出
控
制
模
块
里程
计数
模块
各模块的功能:
(1)由FPGA晶振电路产生50MHz时钟信号并输入。
(2)分频器:将时钟信号进行分频。
(3)标志模块:将按钮产生的脉冲转化为一种标志信号。
(4)计程模块:在等待信号未作用时,来一个时钟脉冲信号,里程值加1。该模块还包含一个路程计费标志的小模块,输出一个路程计费的信号。
(5)等待状态模块:等待信号作用时,该模块可以记录等待的时间,并产生等待计费的信号。(6)车费计数模块:按行驶里程收费,分为白天和黑夜。白天收费标准:,超过3公里按4元/公里,车暂停超过三分钟按2元/分钟计算。黑夜收费标准:,超过3公里按5元/公里,车暂停超过三分钟按1元/分钟计算。
(7)输出控制模块:分时输出里程、等待时间、费用三个信号,实现动态显示功能。(8)译码模块:实现将车费计数模块、等待状态模块和里程计数模块输出的BCD码转换成七段码输出。
:

此模块的功能是对总的时钟进行分频,总的时钟是50M。计数分频器使用五个这样基本的分频器(35分频)组合而成,控制模块分频器使用三个这样基本的分频器(35分频)组合而成。
LIBRARY IEEE;
USE ;
USE ;
ENTITY PULSE IS
PORT(CLK0:IN STD_LOGIC;
FOUT:OUT STD_LOGIC);
END PULSE;
ARCHITECTURE ONE OF PULSE IS
BEGIN
PROCESS(CLK0)
T:STD_LOGIC_VECTOR(2 DOWNTO 0);
VARIABLE FULL :STD_LOGIC;
BEGIN
IF CLK0'EVENT AND CLK0='1' THEN
T="100" THEN
CNT:="000" ;
FULL:='1';
ELSE
CNT:=CNT+1;
FULL:='0';
END IF;
END IF;
FOUT<=FULL;
END PROCESS;
END ONE;:
此模块的功能是