基于fpga的出租车计价器设计.doc

信号与信息处理综合应用设计报告题目:基于FPGA的出租车计费器设计二级学院电子信息及其自动化学院专业电子信息工程班级电子2班学生姓名许震学号**********-,简述了在EDA平台上用FPGA器件构成该数字系统的设计思想和实现过程。论述了计程模块,计费模块,计时模块,动态译码模块等的设计方法与技巧。:随着EDA技术的高速发展,电子系统的设计技术发生了深刻的变化,大规模可编程逻辑器件CPLD/FPGA的出现,给设计人员带来了诸多方便。利用它进行产品开发,不仅成本低、周期短、可靠性高,而且具有完全的知识产权。本文介绍了一个以fpga芯片为控制核心、附加一定外围电路组成的出租车计费器系统。随着社会的不断进步,人们生活水平的不断提高,出租车逐渐成为人们日常生活不可缺少的交通工具。而计价器作为出租车的一个重要组成部分,关系着出租车司机和乘客双方利益,起着重要的作用,因而出租车计价器的发展非常迅猛。:,出租车计价器的要求:◇出租车起步价为8元,行驶过程中大于两公里后每公里1元,中途停止等待时间累计大于三分钟后按每3分钟1元计价。◇计价系统里程显示范围为:0~99公里,分辨率1公里。计价费用显示范围为:0~999元,分辨率1元。等待计时器显示范围为:0~60分钟,分辨率1分钟。:出租车载客后,启动计费器,整个系统开始运行,里程计数器和时间计数器从0开始计数,费用计数器从8开始计算。再根据行驶里程或停止等待的时间按以上的标准计费。若在行驶状态,则计程器开始加计数,超过两公里后每公里1元。若出租车停止等待状态,则计时器开始加计数,当时间超过三分钟后,计费器以每3分钟1元累加。出租车到达目的地停止后,停止计费器,显示总费用。根据出租车计费器的工作过程,本系统采用分层次、分模块的方式设计,其本系统组成框图如下所示。其中行驶路程计数模块、等待时间计数模块和计费模块,用来统计路程、等待时间和总费用,控制模块是用来控制计费模块,数码管显示模块用来显示行驶的公里数、等待累计时间和总费用等信息。总设计图:::,计数器的分频模块::引脚分配:信号名称功能描述方向宽度Clk输入50MHz的时钟信号input1Clk_1输出经过分频以后的1Hz的时钟信号output1reset复位信号input1电路设计:此模块的功能是对总的时钟进行分频,分出的频率是让计数器用的,因为总的时钟是50M的。设计该模块的时候用了一个30位的计数器,当计数器计到25_000000的时候产生时钟。,计数器的分频模块VerilogHDL源代码:modulefenpin(clk,reset,clk_1);inputclk,reset;outputclk_1;regclk_1;reg[29:0]count;always@(posedgeclk,negedgereset)beginif(!reset)begincount=0;clk_1=1'b0;endelseif(count==25000000)begincount=0;clk_1=!clk_1;endelsecount=count+1'd1;endendmodule仿真的结果:,计程模块:,计程模块的框图:引脚分配信号名称功能描述方向宽度start出租车开启信号input1Clk_1分频后计时时钟,频率为1HzInput1reset清零信号Input1lch计程模块计算出的里程数Output8此模块的功能是计算出租车行驶的路程。在出租车启动并行驶的过程中(即复位/启动信号reset为0,行驶/停止信号start为1),当时钟clk是上升沿的时候,系统即对里程计数器进行加计数。:modulelicheng(reset,start,clk_1,lch);inputreset,start,clk_1;outputlch;reg[7:0]lch;reg[5:0]count;always@(negedgereset,posedgeclk_1)beginif(!reset)beginlch=8'b00000000;count=6'b000000;endelsebeginif(start)beginif(count==6'b000001)beginlch=lch+8'b00000001;count=count+6'b000001;if(lch[3:0]>4'b1001)beginlch[7:4]=lch[7:4]+4'b0001;