第十一讲 VHDL语言结构体的描述方法.ppt

在系统可编程技术
第11讲
VHDL语言结构体的描述方法
结构体的一般语言格式
ARCHITECTURE 结构体名 OF 实体名 IS
[说明语句]
BEGIN
[功能描述语句]
END 结构体名;
结构体三种描述方法
行为描述(behavioral)
数据流描述(dataflow)
结构化描述(structural)
功能描述语句
进程语句
信号赋值语句
子程序调用语句
元件例化语句
结构体--行为描述
行为描述是高层次描述方式,它只描述输入与输出之间的逻辑转换关系,而不涉及具体逻辑电路结构等信息。
主要用于系统数学模型的仿真或系统工作原理的仿真。故其大量采用的算术运算、关系运算、惯性延时、传输延时等描述方式是难于或不能进行逻辑综合的。
行为描述:一般采用进程语句(PROCESS)描述
高层次的功能描述,不必考虑在具体电路是怎样实现的。
Architecture behavioral of p4 is
p: process (a,b)
begin
if a=b then
equal <= ‘1’;
else
equal <=‘0’;
end if;
end p;
end behavioral ;
结构体--数据流描述
数据流描述:也称寄存器(RTL)描述方式,明确描述了数据信号的流动路径、流动方向和流动结果。
它采用类似于布尔方程的并行信号赋值语句进行描述。可以描述时序电路,也可描述组合电路。是完全能够进行逻辑综合的描述方式。
当a和b的宽度发生变化时,需要修改设计,当宽度过大时,设计非常繁琐
布尔方程描述
Architecture dataflow2 of p4 is
begin
equal <= not(a(0) xor b(0))and
not(a(1) xor b(1))and not(a(2) xor b(2))and not(a(3) xor b(3));
end dataflow2;
Architecture dataflow1 of p4 is
begin
equal <= ‘1’ when a=b else ‘0’;
end dataflow1;
结构体--结构化描述
结构化描述:复杂数字逻辑系统的层次化设计法。设计中,高层次的设计模块调用低层次的设计模块,或直接用门电设计单元来设计一复杂的逻辑电路。
它采用元件例化语句或生成语句进行设计。
使用格式:
先声明元件:
Component 元件名[ IS ]
[ Port (端口说明)]
ponent ;
后元件例化:
例化名: 元件名 Port Map(端口映射)
元件例化语句