时序逻辑电路.ppt

第五章时序电路
Designing SequentialLogic Circuits
Sequential Logic
2 storage mechanisms
• positive feedback
• charge-based
Naming Conventions
In our text:
a latch is level sensitive
a register is edge-triggered
存储单元的分类:
静态存储器:只要接通电源,静态存储器就会一直保存存储的状态。它是用正反馈或再生原理构成的。
动态存储器:动态存储器的数据只存储很短的一段时间,他的工作原理是在与MOS器件相关的寄生电容上暂时存储电荷。
D
Clk
Q
Register
stores data when clock rises
Clk
D
Q
Latch versus Register
Latch
stores data when clock is low
D
Clk
Q
D
Clk
Q
Register
stores data when clock rises
Clk
Clk
D
D
Q
Q
一、双稳态电路 Positive Feedback: Bi-Stability
V
o
1
V
i
2
5
V
o
1
V
i
2
5
V
o
1
双稳态电路——两个反相器的输入、输出交叉耦合构成。
V
i
1
A
C
B
V
o
2
V
i
1
=
V
o
2
V
o1
Vi2
V
i
2
=
V
o
1
V
i
2
5
V
o
1
两条曲线只能有三个交点:
A对应VI1=0,VO1=VDD;
B对应Vi1=VDD,VO1=0;
C对应Vi1= VO1=VM;
A和 B是稳定的工作点, C是亚稳态工作点。
Gain should be larger than 1 in the transition region
假设一个小偏移δ加在Vi1上(偏置在C点),这一偏移被反相器的增益放大,放大的偏差又加到第二个反相器并再次被放大,最终到达AorB中的一个工作点为止。