FPGA数字设计仿真数字设计验证对一个成功的数字设计项目而言,设计工程师和验证工程师的人数相当,有时验证工程师达两倍多。设计过程:将一组设计规范转换为规范实现的过程。验证过程:确认是现方案是否满足设计规范的过程。验证方法:基于模拟的验证和基于形式化的验证。基于模拟的验证设计被置于一个测试基准下,把输入激励施加于测试基准,从设计获得输出并将它与参考输出进行比较。要素:输入激励、测试基准、输出比较模拟方式:simulator和emulatorQuartusII与ModelSim结合仿真功能仿真:又称前仿真,不考虑时延,检查功能的正确性。综合后仿真:把综合生成的标准延时反标注到综合仿真模型去,可估计门延时带来的影响,但是只能估计门延时,不能估计线延时。(不十分准确,不做)时序仿真:布局布线后生成的仿真延时文件最全,不仅包括门延时,还包括布线延时,所以最为准确,能较好的反映芯片的实际工作情况。一般来说,布局布线必须进行,以此确保设计的可靠性和稳定性,发现时序违规功能仿真仿真工具设置:ProjectNavigator下右键选择SettingsQII主菜单Tools/Options进入测试基准自动生成自动在simulation目录下生成*.vt文件,自己再修改,添加激励。测试基准设置ProjectNavigator下右键选择Settings下的NativeLinkSettings执行功能仿真功能仿真结果时序仿真
QuartusII+Modelsim Altera仿真 来自淘豆网www.taodocs.com转载请标明出处.