EDA-VerilogHDL试题.doc

一、填空题( 10分, 每小题 1分) EDA 技术进行电子系统设计的目标是最终完成 ASIC 的设计与实现。 FPGA 和 CPLD 。 EDA 技术的不断完善与成熟, 自顶向下的设计方法更多的被应用于 Verilog HDL 设计当中。 PLD 器件制造公司有 Altera 和 Xilinx 公司。 ,不完整的条件语句将产生时序电路。 =,非阻塞性赋值符号为<=。二、选择题(10 分,每小题 2分) 1. 大规模可编程器件主要有 FPGA 、 CPLD 两类,下列对 FPGA 结构与工作原理的描述中,正确的是 C。 A. FPGA 全称为复杂可编程逻辑器件; B. FPGA 是基于乘积项结构的可编程逻辑器件; SRAM 的 FPGA 器件,在每次上电后必须进行一次配置; Altera 公司生产的器件中, MAX7000 系列属 FPGA 结构。 ED A软件的 FPGA / CPL D设计流程为:原理图/HD L文本输入→综合→___ B __→→适配→编程下载→硬件测试。正确的是。①功能仿真②时序仿真③逻辑综合④配置⑤分配管脚 A.③① B.①⑤ C.④⑤ D.④② ,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化 B。①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法 A.①③⑤ B.②③④ C.②⑤⑥ D.①④⑥ , _____ A _____ 是不合法的标识符。 A. 9moon B. State0 C. Not_Ack_0 D. signall ,不属于并行语句的是: ___ D ____ B. assign 语句 D. case 语句三、 EDA 名词解释( 10分) CPLD 复杂可编程逻辑器件 LPM 参数可定制宏模块库 EDA 电子设计自动化 IEEE 电子电气工程师协会 IP知识产权核 ISP 在系统可编程 ASIC :专用集成电路 RTL :寄存器传输级 FPGA :现场可编程门阵列 SOPC :可编程片上系统 CPLD :复杂可编程逻辑器件 LPM :参数可定制宏模块库 EDA :电子设计自动化 IEEE :电子电气工程师协会 IP:知识产权核 ISP :在系统可编程四、简答题( 10分) 1、简要说明仿真时阻塞赋值与非阻塞赋值的区别(本题 4分)。答:非阻塞( non-blocking) 赋值方式( b<= a): b的值被赋成新值 a的操作,并不是立刻完成的,而是在块结束时才完成; 块内的多条赋值语句在块结束时同时赋值; 硬件有对应的电路。阻塞( blocking) 赋值方式(b= a): b的值立刻被赋成新值 a; 完成该赋值语句后才能执行下一句的操作; 硬件没有对应的电路,因而综合结果未知。 2、简述有限状态机 FSM 分为哪两类?有何区别?有限状态机的状态编码风格主要有哪三种? FSM 的三段式描述风格中,三段分别描述什么?(本题 6分) 答: Mearly 型, Moore 型;前者与输入与当前状态有关,而后者只和当前状态有