基于fpga的数字秒表设计.doc

. .
. .word..
. -
- -可修编.
基于FPGA的数字秒表设计
摘要：该设计是用于体育比赛的数字秒表,基于FPGA在Quartus II ,采用ALTRA公司CycloneII系列的EP2C8Q208芯片进展了计算机仿真，并给出了相应的仿真结果。本设计有效的克制了传统的数字秒表的缺点采用EDA技术采取自上而下的设计思路。绘制出了具体的逻辑电路，最后又通过硬件上对其进展调试和验证。该电路能够实现很好的计时功能,计时精度高，最长计时时间可达一个小时。 关键字：数字秒表；EDA；FPGA；VHDL；Quartus II
The design of digital stop watch based on FPGA
Abstract：This design is a digital stop watch which is used for athletic contests and is based on FPGA using VHDL language to write program in Quartus II software,adopting EP2C8Q208 chip of CycloneII series of ALTRA pany for puter simulation and at the same time showing the corresponding simulation result. This design effectively overes the traditional digital stop watch weaknesses and takes a top-down approach to out a particular logic circuits, and finally pass the circuits to the hardware to debug and verify circuit is able to carry out excellent timing function,has hightiming precision,and the longest timing time could reach an hour.
KeyWords: Digital stop watch；EDA；FPGA；VHDL；MAX PlusⅡ
引言
数字秒表是日常生活中比拟常见的电子产品，其设计也是EDA技术中最根本的设计实验之一[1]。当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电路本身在不断进展更新换代,随着微电子技术的开展,设计与制造集成电路的任务已不完全由半导体厂商来独立承当。系统设计师更愿意自己设计专业集成电路(ASIC)芯片,而且希望设计周期尽可能短,最好在实验室里就能设计出适宜的ASIC芯片并且立即投入实际应用之中，因而出现了现场可编程器件[2]〔FPLD〕。现场可编程门阵列〔FPGA〕即属其中应用最广泛的一种。超高速硬件描述语言VHDL，是对数字系统进展抽象的行为与功能描述到具体的内部线路构造描述，利用EDA工具可以在电子设计的各个阶段、各个层次进展计算机模拟验证，保证设计过程的正确性，可大大降低设计本钱，缩短设计周期
. .
.