Moore型同步时序逻辑电路的分析与设计.docx

一、 实验目的
掌握RS触发器、集成D、JK触发器特性及其检测方法；
掌握同步时序逻辑电路的分析、设计方法；
掌握时序逻辑电路的测试方法。
二、 实验原理
基本RS触发器
与非型直接RS触发器由两个与非门交叉耦合而成，是最简单的一、 实验目的
掌握RS触发器、集成D、JK触发器特性及其检测方法；
掌握同步时序逻辑电路的分析、设计方法；
掌握时序逻辑电路的测试方法。
二、 实验原理
基本RS触发器
与非型直接RS触发器由两个与非门交叉耦合而成，是最简单的触发器。特性方程如 下。
\qn+1 = S'+ RQ
[R 'S = "1"（约束条件）
维阻D触发器
维阻D触发器输入端有Rd’,Sd’,Cp,D输出端为亍”。在cp无上升沿到达时，
=Rd’,当Cp的上升沿到达时 V =D，。
主从JK触发器
主从JK触发器输入端有Rd’,Sd’,Cp,J,K输出端为W。在cp无下降沿到达时，
Q" ' =Rd’当 Cp 的下降沿到达时 Qn+1 = JQ2n + K 'VQn。
Moore型时序逻辑电路的分析方法
根据电路图（逻辑图）搭接电路。根据电路要求输入对应的时钟信号，求出电路 的状态转换图或时序图，从中分析出电路的功能。
Moore型同步时序逻辑电路的设计方法
（1） 分析题意，求出状态转换图；
（2） 状态化简：将电路中的等效状态合并为一个状态；
（3） 重新确定电路状态数N，并求出触发器数：2-1 < N < 2n ；
（4） 选择触发器类型（）；
（5） 列出状态转换表，求状态方程、驱动方程；
（6） 画时序电路图；
（7） 时序状态检验，应进行自启动检验，以免电路进入无效状态而不能自启动;
（8） 功能仿真，时序仿真。

设计421模5加法计数器
（1）状态转化图:
（2）状态转换表:
Q3n
q2 n
Q1n
Q3n+1
q2 n+1
Qj+1
Y
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
1
0
0
0
1
0
0
0
0
0
1
其他
X
X
X
X
（3）利用卡诺图得到状态方程为
Qn+1 = Qn Q '
Q2 n+1 = Q2 n '□21« + Q2 n [Qn '
Q n+1 = Q n [Q n 3 2 1
Y = Qn
3
（4）确定触发器的类型及个数，根据所选择的触发器求出驱动方程，并画出逻辑图
三、 实验仪器
直流稳压电源 1台
任意波信号发生器 1台
数字万用表 1台
电子技术综合实验箱 1台
数字示波器 1台
四、 实验要求
自拟实验步骤，验证与非型直接RS触发器、D触发器、JK触发器逻辑功能；
验证同步模5（421码）加法计数器（采用D触发器设计）
（1） 画出逻辑图，标出所用芯片管脚，在试验箱上完成电路搭接；
（2） 自拟实验步骤，采用单脉冲验证设计重要性，求出电路时序图，完整状态转换图;
设计同步模5（421码）加法计数器（采用JK触发器设计）
（1） 画出设计逻辑图，标出所用芯片管脚，在试验箱上完成电路搭接；