第7章IIR数字滤波器设计.ppt

图7-8 相频特性
图7-9 阶跃响应
3. 设置系数
选择FDATool的“File”菜单中的“Export…”，导出IIR滤波器系数。对于级联型IIR滤波器，导出的系数分成两个部分：SOS矩阵和G增益，打开SignalCompiler建立的Quartus项目文件，选择具体器件，锁定管脚，完成适配后下载至FPGA DSP开发板中。
在FPGA DSP开发板上加入高频信号源，验证IIR滤波器的高通滤波效果。
在Quartus II中使用IIR滤波器IP核
从上面的流程来看，虽然借助DSP Builder中丰富的DSP功能模块和MATLAB强大的计算环境，不再需要关心DSP模块的具体实现过程，也就不会陷入复杂的滤波器设计算法，从而大大简化了IIR滤波器的设计过程。但是，以上述设计方法得到的IIR滤波器，在资源利用上和性能上往往不是最优的。
同FIR Filter Core一样，Altera以及其它FPGA厂商也提供了IIR Filter Core。
IIR Filter Core同FIR Filter Core一样，与DSP Builer相结合，可以在Simulink环境中使用(图7-11)。
IIR滤波器核在DSP Builder中的使用，与FIR滤波器核大致是相同的，因此本节就不再一一详述了。
IIR滤波器核除了与DSP Builder可以衔接开发之外，也可以在Quartus II中直接使用。由于在前文中没有详细提及在Quartus II中使用IP Core，因而在这里加以介绍。
图7-11 IIR Core模块
配置Quartus II以便使用IIR滤波器核
首先，必须确认IIR滤波器核(IIR Compiler)和Quartus II是否安装。
打开Quartus II集成环境，新建一个项目。选择菜单“Assignments”→“Settings…”，打开Quartus II的设置对话框，在对话框的左侧选择“User Libraries(用户库)”，见图7-12。
图7-12 设置用户库
使用IIR滤波器核
首先完成IIR滤波器核的安装配置，然后按照第2章给出的相类似的方法，定制使用IIR滤波器核。具体步骤如下：
1. 打开MegaWizard Plug-In Manager
选择菜单“Tools”→“MegaWizard Plug-In Manager”，接着打开MegaCore向导。在窗口的左侧选中“IIR Compiler”，在右侧选择实现时的HDL类型，并输入生成IIR滤波器核的名字(见图7-13)。
图7-13 选择IIR Core
2. 选择IIR滤波器结构
在前文中已经提到，常用的IIR滤波器结构共有三种：直接型(Direct Form)，级联型(Cascaded) 和并联型 (Parallel)。
Altera的IIR滤波器核对这三种IIR结构都是支持的。图7-14是IIR滤波器结构设置对话框，在这里我们选择了级联型进行实现，滤波器阶数设为8。
图7-15、图7-16分别表示了另外两种滤波器结构的计算公式和结构。
图7-14 IIR滤波器结构
图7-15 直接Ⅱ型IIR结构
图7-16 并联型IIR结构
3. 导入滤波器系数
由于IIR滤波器系数的计算要比FIR滤波器复杂得多，对于Altera的IIR滤波器核，其系数计算需要通过其它工具进行，比如可以使用MATLAB的FDATool来完成，再通过图7-17的对话框导入(通过文件)。系数导入后，IIR Compiler可以显示当前系数的IIR滤波器的幅频响应。
图7-17 确定IIR系数
对于IIR滤波器而言，还可以通过导入零极点值来确定IIR滤波器的系数。IIR Compiler也提供了导入零极点来确定IIR系数的方式。图7-18显示了导入后IIR滤波器的零极点图。
图7-18 IIR滤波器的零极点
4.  IIR滤波器系数的量化
同FIR滤波器一样，在FPGA上实现，IIR系数必须进行量化处理，见图7-19。我们在这里设置了输入信号的位宽为8位，系数位宽为16位。采用自动方式让IIR Compiler具体决定系数的归一化问题。
图7-19 量化IIR滤波器系数
5.  IIR滤波器的具体实现
为了提高IIR滤波器的性能，同时减少IIR滤波器使用的资源，需要对