VHDL各种D触发器程序.docx

该【VHDL各种D触发器程序 】是由【大笑大甜】上传分享，文档一共【9】页，该文档可以免费在线阅读，需要了解更多关于【VHDL各种D触发器程序 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
第一题:一般触发器
LIBRARYIEEE;
USEDchuIS
PORT(CLK,D:INSTD_LOGIC;
Q:OUTSTD_LOGIC);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(CLK,Q1)
BEGIN
IFCLK'EVENTANDCLK='1'
THENQ1<=D;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
第二题:异步清零触发器
LIBRARYIEEE;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
USEDchuIS
PORT(CLK,D:INSTD_LOGIC;
Q:OUTSTD_LOGIC;
ACLK:INSTD_LOGIC);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(ACLK,CLK,Q1)
BEGIN
IFACLK='1'
THENQ1<='0';
ELSIFCLK'EVENTANDCLK='1'
THENQ1<=D;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
第三题:同步清零触发器
LIBRARYIEEE;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
USEDchuIS
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
PORT(CLK,D:INSTD_LOGIC;
Q:OUTSTD_LOGIC;
SCLK:INSTD_LOGIC);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(SCLK,CLK,Q1)
BEGIN
IFCLK'EVENTANDCLK='1'THEN
IFSCLK='1'THEN
Q1<='0';
ELSEQ1<=D;
ENDIF;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
第四题:异步置位apre
LIBRARYIEEE;
USEDchuIS
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
PORT(
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
CLK:INSTD_LOGIC;
D:INSTD_LOGIC;
Q:OUTSTD_LOGIC;
APRE:INSTD_LOGIC
);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(APRE,CLK,Q1)
BEGIN
IFAPRE='1'
THENQ1<='1';
ELSIFCLK'EVENTANDCLK='1'
THENQ1<=D;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
第五题:同步置位spre
LIBRARYIEEE;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
USEDchuIS
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
PORT(
CLK:INSTD_LOGIC;
D:INSTD_LOGIC;
Q:OUTSTD_LOGIC;
SPRE:INSTD_LOGIC
);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(SPRE,CLK,Q1)
BEGIN
IFCLK'EVENTANDCLK='1'THEN
IFSPRE='1'THEN
Q1<='1';
ELSEQ1<=D;
ENDIF;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
第六题:异步清零,异步置位
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
LIBRARYIEEE;
USEDchuIS
PORT(
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
CLK
ACLR
APRE
D
Q

:INSTD_LOGIC;
:INSTD_LOGIC;
:INSTD_LOGIC;
:INSTD_LOGIC;
:OUTSTD_LOGIC
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(APRE,ACLR,CLK,Q1)
BEGIN
IFACLR='1'THEN
Q1<='0';
ELSIFAPRE='1'
THENQ1<='1';
ELSIFCLK'EVENTANDCLK='1'
THENQ1<=D;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
第七题:同步使能
LIBRARYIEEE;
USEDchuIS
PORT(
CLK:INSTD_LOGIC;
:INSTD_LOGIC;
Q:OUTSTD_LOGIC;
EN:INSTD_LOGIC
);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(EN,CLK,Q1)
BEGIN
IFCLK'EVENTANDCLK='1'THEN
IFEN='1'THEN
Q1<=D;
ENDIF;
ENDIF;
ENDPROCESS;
Q<=Q1;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
ENDFFQ;
第八题:异步清零,置位,同步使能
LIBRARYIEEE;
USEDchuIS
PORT(
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
CLK
EN
ACLR
APRE
D
Q

:INSTD_LOGIC;
:INSTD_LOGIC;
:INSTD_LOGIC;
:INSTD_LOGIC;
:INSTD_LOGIC;
:OUTSTD_LOGIC
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
);
END;
ARCHITECTUREFFQOFDchuIS
SIGNALQ1:STD_LOGIC;
BEGIN
PROCESS(APRE,ACLR,EN,CLK,Q1)
BEGIN
IFACLR='1'THEN
Q1<='0';
ELSIFAPRE='1'
THENQ1<='1';
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序
ELSIFCLK'EVENTANDCLK='1'THEN
IFEN='1'THEN
Q1<=D;
ENDIF;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDFFQ;
VHDL各样D触发器程序
VHDL各样D触发器程序
VHDL各样D触发器程序